구분 |
특허 |
등록권자 |
위더맥스(주) |
출원번호 |
10-2023-0133419 |
출원일 |
20231006 |
등록번호 |
10-2649846 |
등록일 |
20240318 |
내용 |
멀티 칩 패키지 내 칩 간 인터커넥션 결함 검사 장치 및 방법이 개시된다. 멀티 칩 패키지 내 칩 A와 칩 B 간
인터커넥션 결함을 검사하기 위한 수동 테스트 데이터 A를 입력받아 시프트하여 출력하는 시프트 레지스터; 칩 A
의 동작 데이터 A와 시프트 레지스터에서 시프트되어 출력되는 수동 테스트 데이터 A를 입력받고, 수동 테스트 모드 신호에 의해 수동 테스트 모드가 설정되면 입력받은 수동 테스트 데이터 A를 출력하고 수동 테스트 모드가
설정되지 않으면 동작 데이터 A를 출력하는 제1 테스트 모드 설정 모듈; 제1 테스트 모드 설정 모듈에서 출력되
는 동작 데이터 A 또는 수동 테스트 데이터 A를 칩 B로 선택적으로 출력하는 출력 인터페이스 모듈; 칩 B로부터
시프트되어 출력되는 동작 데이터 B 또는 수동 테스트 데이터 B를 입력받아 출력하는 입력 인터페이스 모듈; 입
력 인터페이스 모듈에서 입력받는 동작 데이터 B 또는 수동 테스트 데이터 B를 입력받고, 수동 테스트 모드 신호
에 의해 수동 테스트 모드가 설정되면 입력받은 수동 테스트 데이터 B를 출력하고 수동 테스트 모드가 설정되지
않으면 동작 데이터 B를 출력하는 제2 테스트 모드 설정 모듈; 제2 테스트 모드 설정 모듈에서 출력되는 수동 테
스트 데이터 B를 이용하여 낸드 트리 구조에 의해 낸드 트리 출력 신호를 출력하는 낸드 트리 모듈을 구성한다
|